







1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-275437

(43)Date of publication of

22.10.1993

application:

(51)Int.Cl.

H01L 21/331

H01L 29/73

(21)Application

04-066125

(71)

FUJITŠU LTD

number:

Applicant:

(22)Date of filing: 24.03.1992


(72)Inventor: KURITA KAZUYUKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

### (57) Abstract:

PURPOSE: To increase the operating speed of a bipolar transistor which operates at a superhigh speed by making the base of the transistor shallower, suppressing the occurrence of a Kirk effect, and reducing the resistance of each section and capacitance of the transistor.

CONSTITUTION: A first conductivity type high-concentration collector layer 24, second conductivity type high-concentration base layer 26, non-doped semiconductor layer 28, and high-melting point metal silicide layer 30 are successively formed on a first conductivity type low-concentration collector layer 14 formed on a semiconductor substrate 10. Then an insulating layer 32 is formed on the metal silicide layer 30 and an opening reaching the semiconductor layer 28 is formed through the silicide layer 30 and insulating layer 32. Thereafter, a first conductivity type emitter layer 38 is formed by diffusing impurities into the base layer 26 though the opening.



# (19) B 本 阿特許 (J P) (12) 公開特許 公報 (A)

(11)特許出難公開番号

## 特開平5-275437

(45)公開日 平成5年(1993)10月22日

(51)Int.CL\*

識別記号

FI

技術表示箇所

H 0 1 L 21/831

29/73

7377-4M

行內整理裔号

HOIL 29/72

審査副末 未請求 副求項の数6(全 9 页)

(21)出额番号

参数平4-66125

(71)出版人 000005223

(22)出额日

平成4年(1992)3月24日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 梨田 和行

神奈川県川崎市中原区上小田中1015番地

富士通株式会社內


富士通锋式会社

(74)代理人 弁理士 北野 好人

#### (54) [発明の名称] 半導体装置及びその製造方法 (57) [35%)]

【目的】本発明は、超高運動作するパイポーラトランジ スタに関し、ペースのシャロー化、カーク効果の抑制、 各部の抵抗や容量の低減を実現して動作速度の高速化を 実現できるパイポーラトランジスタを提供することを目 的とする。

【構成】半導体基板10上に形成された第1導電型低騰 度コレクタ陽14上に第1導電型高濃度コレクタ層 2 4、第2導電型高騰度ペース層26、ノンドープ半導体 層28、高融点金属シリサイド層30が積層されてい る。高離点金属ンリサイド層30上には絶縁層32が形 成され、高融点金属ンリサイド署30と絶縁署32にノ ンドーブ半導体層28に達する開口部が形成され、開口 部を介して第2導電型高騰度ペース層26内に不締物を 拡散して第1巻電型エミック層38が形成されている。



#### [粉許請求の範囲]

【請求項1】 半導体基板と、

前記半導体基板上に形成された第1 奪電型低騰度コレク ク層と、

前記第1導電管低騰度コレクタ圏上に形成された第1署 電型高騰度コレクタ圏と、

前配第1導電型高級度コレクタ層上に形成された第2導 電型高速度ペース層と、

前記第2導電型高騰度ペース層上に形成され、開口部が 形成された絶縁層と、

前記絶縁層の隣口部から前記第3導電型高騰度ペース層 内に第1等電型の不純物を拡散して形成された第1等電 型エミック層とを有することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において。

前記第2署電型高騰炭ペース層上に形成され、高麗点金 展又は高麗点金属シリサイドからなるペース引出電極層 を更に有することを特徴とする半導体装置。

【請求項3】 請求項1又は2記載の半導体装置において。

前記絶縁層の閉口部を介して前記第3尊道型高濃度ペース層にコンタクトし、第1尊道型の不純物を拡散するための多結晶シリコン層を更に有し、

前記多結晶シリコン層を他の領域で抵抗素子層として用いることを特徴とする半線体装置。

【請求項4】 シリコン基板上に第1導業型低機度コレクタ層をエピタキシャル成長する第1の工程と、

前記第1等電型低機度コレクタ展上に第1導電型高機度 コレクタ層と第3導電型無機度ペース層を順々にエピタ キシャル成長する第2の工程と、

前記第2等電型高濃度ペース層上に絶線層を形成する第 3の工程と、

エミック形成領域の前記絶縁層をエッチング除去して、 前記第2等電型高級度ペースとコンタクトするための開 日部を形成する第4の工程と、

前記器口部を介して前記第2導電型高濃度バース層にコ ンタクトする多結晶シリコン層を形成する第5の工程 と、

前記多結晶シリコン層から前記第2 導電型無機度ベース 層内に不純物を拡散して第1 審電型エミッタ層を形成す る第6の工程とを有することを特徴とする半導体装置の 製造力法。

【請求項5】 請求項4記載の半導体装置の製造方法に おいて、

前記第2の工程の後、前記第3の工程の前に、前記第2 専選型高級度ペース層上に高級点金級又は高級点金級シ リサイドからなるペース引出電極器を形成する工程を更 に有することを特徴とする半導体装置の製造方法。

【請求項6】 請求項4又は5記載の半導体装置の製造 方法において。

前記第2の工程で、前記第2等電型高騰度ペース層上に

不総物が添加されていないノンドーブ半線体層を更に積 ※1...

前記第4の工程で、前記第2導電型高騰度ペース層に達することなく前記ノンドープ半導体層の途中の繰さまで 前記開口部を形成し、

前記第5の工程で、前記開口部を介して前記ノンドープ 半導体層にコンタクトする多結晶シリコン層を形成し、 前記第6の工程で、前記多結晶シリコン層から前記ノン ドープ半導体層を介して前記第2等電型高濃度ベース層 内に不純物を拡散することを特徴とする半導体装置の製 造方法。

#### [発明の詳細な説明]

#### [0001]

【産業上の利用分野】本業明は半導体装置、特に超高速動作するパイポーラトランジスタ及びその製造方法に関する。近年の情報化社会の発達に伴い。汎用大型コンビュータ、スーパーコンピュータ、EWS、しSIテスタ等の分野で超高速デバイスへの要求が益々強くなっている。これらの分野は、低高費電力、高速動作、大規模集積回路であるCMOSデバイスが求められる分野とは異なり、高消費電力、超高速動作、中規模集積回路であるパイポーラトランジスタ集積回路が求められている。しかしながら、近年のパイポーラトランジスタ集積回路 は、高消費電力の割りにはデバイスの高速化が顕打ちの状況にあり、更なる高速動作可能なパイポーラトランジスタ集積回路

#### [0002]

【従来の技術】パイポーラトランジスタ集積回路をセルフアラインにより製造する製造技術として、ESPER (Emitter based Selfaligened Structure with Polysi liconElectrode and Besister) プロセス等が提案され、パイポーラトランジスタの基準化に向けて研究開発が精力的に行われている。

【0003】 従来の製造技術によるセルフアライン整パイポーラトランジスタの高速化に向けての懸器等項としては次のようなものがある。第1にはベースのシャロー化である。パイポーラトランジスタを高速化するにはベースを狭くする必要があるが、従来の製造方法では不純物をイオン注入することによりベース層を形成していたため、イオン往入エネルギを約10keVと服界まで低くしてもベース層が200~300mもの厚さになってしまう。しかもその後の熱処理工程により不純物が拡散してベース層が更に厚くなり、ベース層を十分薄くすることが困難であった。

【0004】第2にはカーク(Kirk)効果の抑郁である。一般にパイポーラトランジスタのエミッタ電流を増やしていくと、比例して遮断周波数も高くなっていくが、電流が大きくなるとベースの押し出し効果によりベース幅が寒効的に拡がってしまい遮断周波数が低くなってしまう。これをカーク効果といい、パイポーラトラン

ジスタの高速化に対する極密になっており、このカーク 効果を抑制することが望まれている。

【0005】第3には内部ベース、外部ベース、引き出しベースのシース抵抗の低減、ジャンクション容量の低減、コンタクト抵抗の低減である。一般にバイポーラトランジスタの動作速度は、トランジスタ内部の抵抗による遅短時間とキャパンタの充放電時間に依存している。したがって、これら抵抗や容量を低減してトランジスタの動作速度を向上させることが窒まれている。

#### [0006]

【発明が解決しようとする線器】このように、バイボーラトランジスタを高速化するためには、ベースのシャロ一化、カーク効果の抑制。各部の抵抗や容量の低減が望まれているにもかかわらず、従来の技術ではいまだ十分ではなく、バイボーラトランジスタの高速化が照打ちの状況にあった。

【0007】本発明の目的は、ベースのシャロー化、カーク効果の抑制、各部の抵抗や容量の低減を実現して動作速度の高速化を実現できる平導体装置及びその製造方法を提供することにある。

#### 100081

【課題を解決するための手段】上記目的は、半導体基板 と、前記半導体基板上に形成された第1等電型低機度コ レクタ層と、前記第1等電型低機度コレクタ層上に形成 された第1等電型高機度コレクタ層と、前記第1等電型 高機度コレクタ層上に形成された第2等電型高機度ベー ス層と、前記第2等電型高機度ペース層上に形成され、 閉口部が形成された絶殺層と、前記絶縁層の開口部から 前記第2等電型高機度ペース層内に第1等電型の不純物 を拡散して形成された第1等電型エミッタ層とを有する ことを特像とする半導体装置によって達成される。

【6009】上記目的は、シリコン基板上に第1導電型低機度コレクタ層をエピタキシャル成長する第1の工程と、前記第1導電型低機度コレクタ層上に第1導電型高機度コレクタ層と第2導電型高機度ペース層を順々にエピタキシャル成長する第3の工程と、前記第2導電型高機度ペース層上に純緑層を形成する第3の工程と、立まック形成領域の前記絶線層をエッチング除去して、前記第2等電型高機度ペースとコンタクトするための開口部を形成する第4の工程と、前記開口部を介して前記第2導電型高機度ペース層にコンタクトする多結晶シリコン層を形成する第5の工程と、前記多結晶シリコン層が多新記第2等電型高機度ペース層内に不純物を拡散して第1導電型エミンタ層を形成する第6の工程とを有することを特徴とする半導体装置の製造方法によって流成される。

#### [0010]

【作用】本発明によれば、エピタキシャル成長により第 2 海電型高騰度ペース層を形成しているので、イオン注 入により形成する場合に比べてペース層を薄く形成する ことができ、ペースのシャロー化を実現できる。また、本発明によれば、第1導電型低機度コレクタ扇と第1等電型高機度コレクタ扇と第2導電型高機度ペース層と第1導電型エミッタ層という業子構造によりペース層に高機度コレクタ層が接合されているので。エミッタ電流の増大によるペースの押し出し効果を低減させてカーク効果を抑制することができる。

#### [0011]

【実施例】本発明の一実施例による半導体装置を図1及び図2を用いて説明する。図2は半導体装置の平面図であり、図1は半導体装置のX-X'線及びY-Y'線断面図である。p型シリコン基板10上にエピタキシャル成長されたn+型埋込み高騰度隔12が設けられ、n+型埋込みエピタキシャル層12上にエピタキシャル成長されたn-型エピタキシャル層12上にエピタキシャル層12とn-型エピタキシャル層14は、シリコン酸化膜16内に多糖品シリコン18が埋込まれたU落によりトランジスタ素子領域を分離している。トランジスタ素子領域を分離している。トランジスタ素子領域を分離している。トランジスタ素子領域のでは、n+型埋込みエピタキシャル層12が埋込みコレクタ網となり。n-整エピタキシャル層14が低濃度コレクタ網となる。n-整エピタキシャル層14が低濃度コレクタ網となり。n-整エピタキシャル層14が低濃度コレクタ網となる。

【0013】トランジスタ素子領域内はLOCOS独による選択酸化酸20によりベースエミッタ領域とコレクタ引出領域が固定されている。コレクタ引出領域ではロー型エピタキシャル層14内にn+型型込みエピタキシャル層12に連続するn+型コレクタ引出領域22が形成されている。トランジスタ素子領域内のn-型エピタキシャル層24、不純物機度が1E18~1E19cm<sup>-3</sup>で約70nm厚のp+型エピタキシャル層26、約50nm厚のノンドープのアモレフィンション層28が積層されている。n+型エピタキシャル層24が高機度コレクタ層となり、p+型エピタキシャル層26がベース層となる。

【0014】このアモルファスシリコン層28上にはスパック法又はCVD法による約100nm降のタングステン又はタングステンシリサイド層30が形成されている。変に金面に約150nm摩のCVD酸化膜32が形成されている。ベースエミッタ領域内の所定領域のCVD酸化膜32、タングステンシリサイド層30、アモルファスシリコン層28がエッチング除去され閉口部が形成されている。この腸口部はアモルファスシリコン層28の途中の深さまで形成されている。関口部の側壁にはサイドウォール酸化膜34が形成され、タングステンシリサイド層30の側面を覆っている。

【0015】 閉口部内にはアモルファスシリコン圏 28 とサイドウォール酸化酸 3 4 上に不純物譲渡が 1×10 <sup>26</sup>~1×10<sup>21</sup> cm<sup>-3</sup>の多結晶シリコン層 3 6 が形成さ れている。この多結晶シリコン層36からベース層であるp+型エピタキシャル層26に熱拡撃により不純物が 添加されてエミッタ層38が形成されている。なお、ト ランジスタ案子領域以外の領域において多結晶シリコン 層36を形成することにより、抵抗素子を同時に形成で きる。

【0016】CVD酸化模32及び多結晶シリコン層36上にはCVD酸化模40が形成されている。CVD酸化模40のコレクタ引出領域、ベースエミッタ領域、ベース引出領域には開口部が形成されている。コレクタ引出領域には開口部を介してタングステンシリサイド層30にコンタクトするコレクタ道機42が形成され、ベースエミッタ領域には開口部を介して多結晶シリコン層36にコンタクトするエミッタ道極44が形成され、ベース引出領域には開口部を介してタングステンシリサイド層30にコンタクトするベース電極46が形成されている。

【0017】なお、多結晶シリコン層36による抵抗素 子にも必要に応じてCVD酸化酸40に閉口部が形成され、この閉口部を介して多結晶シリコン層36にコンタ クトする抵抗電極48が形成されている。このように本 変施例によれば、エピタキシャル層をベース層としているので、薄いベース層を形成することができ、ベースの シャコー化を実現できる。

【0019】次に、本発明の一実施例による字導体装置 の製造方法を図る乃至図7を用いて説明する。まず、p 型シリコン基板10上に n+型型込み高濃度層12、n ・型エピタキシャル器まるをエピタキシャル成長する。 続いて、n- 差エピタキシャル報 14 上にCVD法によ カンリコン変化線(図示せず)を形成する。続いて、全 面にレジスト層 (図示せず) を塗布し、U猫形成領域が 関ロするようにパターニングする。パターニングされた レジスト層をマスクとしてシリコン盤化膜、5-型エビ タキシャル層 1 4、 6、型埋込み高機度層 1 2 をエッチ ングしてγ型シリコン蒸飯10上に達するU溝を形成す る。続いて、U溝内機を酸化してシリコン酸化酸16を 形成し、U構内に多結晶シリコン18を埋め込む。続い て、トランジスク素子領域内のペースエミッタ領域とコ レクタ引出領域以外のシリコン窒化膜を除去し、LOC OS法により選択酸化酶20を形成する。続いて、シリ コン催化膜を除去し、コレクタ引出領域から不純物をイ

オン注入してn+型埋込みエピタキシャル獨12に連続 するm+ 塑コレクタ引出鋼板22を形成する(図3)。 【0020】次に、低級エピタキシー装置(基本圧力: 1E9Torr、エピタキシャル成長温度:800℃。  $Si_2 H_6 = 200 \text{ secm}, H_2 = 101 \text{ secm},$ 1 Tort) により、n-型エピタキシャル盤14上 に、不純物濃度が2×10<sup>16</sup>~1×10<sup>17</sup>m<sup>-3</sup>で約10 6 n m厚のn+型エピタキシャル綴24と、不純物器度 が1E18~1E19cm<sup>-3</sup>で約70nm厚のp+型エ ピタキシャル層28を順次エピタキシャル成長し、p+ 盤エピタキシャル層26上に、S1、H。=50 s c c m、0.5Totrの条件で約50mm摩のフンドーブ のアモルファスシリコン層28を成長する。続いて、ア モルファスシリコン層28上にスパック法又はCVD法 により約100 n m厚のタングステン又はタングステン シリサイド層30を堆積する(図4)。

【0022】次に、全面に約100mm厚の多額品シリコン園36を成長し、トランジスタ素子領域外の抵抗素子領域に終存させるようにパターニングする。総いて、ペースエミッタ領域上の多額品シリコン圏36にドーズ量1E16cm²のAsをイオン注入する。総いて、抵抗素子領域の多結晶シリコン圏36に必要に応じてり型又は加型の不純物をイオン注入する。続いて、約1000℃で約30分間の熱処理を行ない、トランジスタ素子領域内のペースエミッタ領域の多結晶シリコン圏36からp+型エビタキシャル層26内に不純物を拡散してエミッタ圏38を形成すると共に、抵抗素子領域の多結晶シリコン圏36を活性化する(図6)。

【0023】次に、企画にCVD法によりCVD酸化酸40を堆積する。続いて、CVD酸化整40上にレジスト層(図示せず)を形成し、コレクタ引出領域に、ベースエミッタ領域、ベース引出領域、抵抗場子領域が開口するようにバターニングする。続いて、バターニングされたレジスト層をマスクとしてCVD酸化額40、32をエッチングすることにより、コレクタ引出領域にタングステンシリサイド層30に達する関ロ第52と、ベー

スエミッタ領域に多結晶シリコン層36に達する隣口部 54と、ベース引出領域にタングステンシリサイド層3 0に達する側口部56と、抵抗素子領域に多結晶シリコ ン層36に達する側口部58とを形成する(図7)。

【0024】次に、スパッタ法により金面にアルミニウム電極層を堆積した後にパターニングして、コレクタ引出鎖域において隣口部52を介してタングステンシリサイド層30にコンタクトするコレクタ電極42を形成し、パースエミッタ領域において関口部54を介して多結晶シリコン層36にコンタクトするエミック電極44を形成し、ペース引出領域において開口部56を介してタングステンシリサイド層30にコンタクトするペース電極46を形成し、抵抗素子領域において開口部58を介して多結晶シリコン層36にコンタクトする抵抗電極48を形成して、半導体装置を完成する(図1)。

【0025】このように本実施例によれば、ベース層としてのp+型エピタキシャル層上にノンドープのアモルファスシリコン層を形成したので、エミッタドライブのための開口部を形成する際に、アモルファスシリコン層中であればどこでエッチングを停止させても、その後のエミッタドライブにより形成されるエミッタ領域及びベース領域の厚さが変化しないので、エッチング停止制御を厳格に行うことなく、特性のばらつきの少ない半導体装置を製造することができる。

【0026】本発明は上記実施例に限らず種々の変形が 可能である。例えば、上記実施例ではパース引出電極と してタングステン又はタングステンシリサイドを用いた が、チタン、タンタル等の高額点金属又は高額点金属シ リサイドを用いてもよい。

#### [0027]

【発明の効果】以上の通り、本発明によれば、エピクキシャル成長により第2時電型高線度ベース層を形成しているので、イオン注入により形成する場合に比べてベース層を薄く形成することができ、ベースのシャロー化を実現できる。また、第1専電型低濃度コレクタ層と第1 準電型高濃度ベース層と第1 非電型エミッタ層という素子構造によりベース層に高濃度コレクタ層が接合されているので、エミッタ電流の増大によるベースの押し出し効果を低減させてカーク

効果を抑制することができる。

#### 【図価の簡単な説明】

【図1】本発明の一実施例による半導体装置の樹面図である。

【図2】本発明の一実施例による半導体装置の平面図で ある。

【図3】本発明の一実施例による半導体装置の製造方法 の工程図(その1)である。

【図4】本発明の一実施例による半導体装置の製造方法の工程図(その2)である。

【図5】本発明の一実施例による半導体装置の製造方法の工程図(その3)である。

【図 6 】本発明の一実施例による半導体装置の製造方法の工程図(その4)である。

【図7】本発例の一案施例による半導体装置の製造方法の工程図(その5)である。


#### 【符号の説明】


- 10…ヵ型シリコン基板
- 12 -- n+ 型埋込み高騰度層
- 14…n~型エピタキシャル器
- 16…シリコン酸化酸
- 18…多結晶シリコン
- 20一選択酸化騰。
- 22-n+ 型コレクタ引出領域
- 24…n+型エピタキシャル層
- 2.5…p+ 歴エピタキシャル機
- 28…アモルファスシリコン屬
- 30ータングステンシリサイド層
- 32~CVD酸化酸
- 34ーサイドウォール酸化膜
- 36…多結晶シリコン層
- 38…エミッタ圏
- 40~CVD酸化酸
- 42…コレクタ電極
- 44…エミッタ電極
- 46…ペース電極
- 4.8…抵抗電極
- 50, 52, 54, 56, 58~餐口部

(M1)

[2]


本発明の一度施例による半準体装置の平置図







本発明の一家族例による半導体装置の製造方法の工程図(その1)

本契明の一案施例による半導体装置の製造方法の工程図(その2)






本発明の一実施例による半導体装置の製造方法の工程図(その3)



本発明の一実施例による半導体装置の製造方法の工程図(その4)



本発明の一実施例による半導体装置の製造方法の工程図(その5)

